Moorejev zakon je do leta 2021 umrl, nadomestil pa ga bo 3D integracija

a-silicij-rezin-v-pesku-mogoče

V zadnjih nekaj letih smo zapisovalipreobrazba Moorejevega zakona. Moorejev zakon je bil prvotno zasnovan kot način za razlago nenehnih izboljšav skale tranzistorjev. Moorejev zakon je bil na novo opredeljen in razširjen tako, da vključuje dolgoročne trende v zmogljivosti polprevodnikov in integracijo novih funkcij čipa. Zdaj ima mednarodni tehnološki načrt za polprevodnike (ITRS) izpuščen nova posodobitev prihodnosti polprevodniške tehnologije, ki navaja, da se bo konvencionalno skaliranje gostote 2D tranzistorjev verjetno končalo do leta 2021 - nadomestile pa jo bodo nove in različne vrste integracije in skaliranja.

Večina nedavno izdanega izvršnega poročila ITRS se osredotoča na način, kako se je z leti spreminjal pomen Moorovega zakona. O tem smo razpravljali že leta 2015, ko smo ugotovili potrebo po Moorejevem zakonu 3.0, saj se je fokus polprevodniške industrije s krčenja posameznih čipov preusmeril na model SoC ali na napravo usmerjen model, ki je poudarjal integracijo zmogljivosti in zmanjšanje porabe energije. Sodobni mobilni telefon je primer te tretje vrste integracije, ki združuje zaslon visoke ločljivosti, hitro celično in brezžično omrežje, vmesnik zaslona na dotik, visokokakovostne kamere, ki lahko zajamejo tako fotografije kot video posnetke, kratkega dosega svetilko (zahvaljujoč vgrajeni bliskavici) in 16-128 GB notranjega pomnilnika. Vse te zmogljivosti so kombinirane s hitrim sistemom na čipu, ki deluje precej nad 1 GHz.



3D-integracija

Prednosti 3D zlaganja.



Prehod z 2D na 3D strukture bo za nekatere tehnologije veliko preprostejši kot drugi. Eden glavnih izzivov pri sprejemanju 3D konstrukcije za logična vezja, kot so CPU, je ta, da bi lahko zlaganje pomnilniških tranzistorjev na logične tranzistorje stopilo eno ali obe plasti, če se v matrici ujame preveč toplote. Že smo videli, da se NAND flash premika na 3D izdelava, vendar 3D CPU pričakujemo šele v obdobju 2021–2024. Od zdaj do takrat naj bi proizvajalci za izboljšanje trenutne zmogljivosti vključili druge materiale, kot so polprevodniki silicij-germanij (SiGe) ali III-V (polprevodniki iz skupin III in V periodnega sistema).

Poraba energije



ITRS je to poudaril v enem trenutku smo že pokrivali tudi na ET je, da narava tega, kar pomeni napredek, in kako označujemo, da bo izboljšanje zmogljivosti še naprej poudarjalo nizko moč pri strogem napredovanju ure. To je deloma posledica narave tega, kar trg zahteva, deloma pa tudi zaradi omejene zmožnosti trenutnih materialov, da dosežejo višje takte. Kot je razvidno iz zgornjega grafa, se pričakuje, da bodo izenačeni le van der Walovi FET-ji tekmo visoko zmogljiv CMOS v smislu absolutne zmogljivosti, čeprav pri bistveno zmanjšani porabi energije. V toplotno omejenih okoljih so vdWFET in exFET bistveno hitrejši, če so omejeni na močnostni ovoj 10W / cmdva.

Ena od možnosti, ki jo uporablja ITRS, je ta, da bomo morda opazili izboljšave pri uporabi visoko specializiranih heterogenih jeder, ki uporabljajo bodisi edinstvene funkcionalne bloke bodisi so zelo prilagojena določenim aplikacijam. To je bila predlagana rešitev za tako imenovano problem temnega silicija ki smo jih že pokrivali, in je razmeroma enostavno razložiti. Namesto da bi zgradili večjedrne bloke z vedno več podobnimi čipi, bi proizvajalci nekaj tega prostora uporabili za izdelavo procesorjev, namenjenih določenim nalogam. Konceptualno bi to pomenilo, da ima vaša kamera en namenski procesor, medtem ko bi lahko druge aplikacije delovale na drugih jedrih. Nekateri raziskovalni projekti so raziskovali gradnjo majhnih jeder za obdelavo nalog na ravni aplikacije, vendar poročilo ITRS ne poglablja v te podrobnosti.

NAND-vs-DRAM

Evo, kako se NAND in DRAM primerjata med različnimi meritvami. Slika vključena predvsem zaradi zanimanja.



Eno od točk, ki ga poročilo ITRS navaja, ni pa nujno, da gre za to, je, da bomo tovrstno integracijo in potiskanje ovojnic videli v središču razvoja interneta stvari, preden gre za namizja, prenosnike in podobno. Razlog je preprost in, kot je razvidno zgoraj: trenutno silikonska industrija močno prizadeva za ustvarjanje čipov, ki lahko delujejo z vedno manj energije, hkrati pa izboljšujejo porabo energije. Če želite izdelati nosljivo opremo naslednje generacije, je zmanjšanje porabe energije z 1W na 0,75W velik napredek. Toda tehnologije, ki vam omogočajo, da zmanjšate to moč 0,25 W, se morda ne bodo dobro prenesle na naprave prenosnega in namiznega računalnika od 15 W do 140 W. Podobno gradnja 3D-čipov z integriranimi CPU-ji zahteva ustrezno toplotno odvajanje, kar pomeni, da bodo prvi čipi, ki se bodo zanašali na te metode, verjetno naprave z izjemno majhno porabo energije - in ne takšna jedra v vašem prenosniku ali namizju.

Pravzaprav je nekoliko zgovorno, da čeprav povzetek ITRS daje obsežne napovedi glede prihodnjih frekvenc naprav, pasovne širine in značilnosti delovanja v podatkovnem središču, mobilnem omrežju in internetu vsega (predlagani naslednik interneta stvari), ne poskušajte napovedati prihodnosti običajnih namiznih in prenosnih računalnikov. Najbližje je napovedovanje, da bo do leta 2029 povprečni mobilni procesor vseboval 25 aplikacijskih procesorjev in 303 jeder GPU z največ enokomponentno frekvenco 4,7 GHz (verjetno frekvenca porušitve).

Posledice poročila so jasne: tistim, ki želijo bistveno izboljšati zmogljivost CPU, bo najbolje, da jo poiščejo z novimi računalniškimi arhitekturami, izboljšanim večnamenskim navojem ali izboljšano zmogljivostjo pomnilnika na splošno - ne z izboljšanjem surove hitrosti. Z Intelom zaljubljen v zatišje ko gre za zagotavljanje arhitekturne izboljšave, na tej fronti ne bi zadrževali diha.

Copyright © Vse Pravice Pridržane | 2007es.com